Bibliothèques écrites en SystemVerilog

opentitan

OpenTitan: racine de confiance en silicium open source.
  • 1.4k
  • Apache License 2.0

MinecraftHDL

Un flux de synthèse Verilog pour les circuits de redstone Minecraft.
  • 848

swerv_eh1

Un répertoire des cœurs RISC-V SweRV de Western Digital.
  • 784
  • Apache License 2.0

ibex

Ibex est un petit cœur de processeur RISC-V 32 bits, anciennement connu sous le nom de zéro-riscy.
  • 772
  • Apache License 2.0

rsd

RSD: processeur superscalaire RISC-V hors service.
  • 685
  • Apache License 2.0

cv32e40p

CV32E40P est un processeur RISC-V RV32IMFCXpulp à 4 étages basé sur RI5CY de PULP-Platform.
  • 607
  • GNU General Public License v3.0

Cores-SweRV

Noyau SweRV EH1.
  • 576
  • Apache License 2.0

lowrisc-chip

Le référentiel racine pour le projet lowRISC et les démos FPGA.
  • 532
  • GNU General Public License v3.0

scr1

SCR1 est un cœur de microcontrôleur RISC-V open source de haute qualité dans Verilog.
  • 531
  • GNU General Public License v3.0

axi

Modules IP synthétisables AXI SystemVerilog et infrastructure de vérification pour une communication sur puce hautes performances.
  • 491
  • GNU General Public License v3.0

black-parrot

Un multicœur RISC-V compatible Linux pour et par le monde.
  • 312
  • BSD 3-clause "New" or "Revised"

projf-explore

Le projet F donne vie aux FPGA avec des conceptions open source passionnantes sur lesquelles vous pouvez vous appuyer.
  • 289
  • MIT

VeriGPU

GPU OpenSource, dans Verilog, vaguement basé sur RISC-V ISA.
  • 232
  • MIT

Cores-SweRV-EL2

Noyau SweRV EL2.
  • 137
  • Apache License 2.0

riscv-simple-sv

Un noyau RISC V simple pour l'enseignement.
  • 71
  • BSD 3-clause "New" or "Revised"

ravenoc

RaveNoC est un NoC HDL configurable (Network-On-Chip) adapté aux MPSoC et aux différentes applications MP.
  • 63
  • MIT

wav-lpddr-hw

Wavious DDR (WDDR) Matériel d'interface physique (PHY).
  • 58
  • Apache License 2.0

Coyote

Framework fournissant des abstractions de système d'exploitation et une gamme de services de mise en réseau partagés (RDMA, TCP/IP) et de mémoire à des plates-formes hétérogènes modernes communes. (par fpgasystems).
  • 44

davos

Système d'exploitation d'accélérateur distribué.

wd65c02

Effectuez un cycle précis d'implémentation FPGA de diverses variantes de CPU 6502.
  • 15
  • GNU General Public License v3.0 only

cortex-m0-soft-microcontroller

Implémentation d'un microcontrôleur logiciel d'un ARM Cortex-M0.
  • 12
  • MIT

ndk-app-minimal

Application minimale basée sur le kit de développement réseau (NDK).
  • 8
  • BSD 3-clause "New" or "Revised"

clic

Contrôleur d'interruption rapide RISC-V (par pulp-platform).

hardcloud

FPGA en tant que périphérique de déchargement OpenMP..
  • 8
  • Apache License 2.0

libsv

Une bibliothèque IP de matériel numérique SystemVerilog open source et paramétrée.
  • 8
  • MIT

FPGA-Video-Processing

Traitement vidéo en temps réel avec filtres gaussiens + Sobel ciblant le FPGA Artix-7.
  • 6

rp32

Processeur RISC-V avec CPI=1 (chaque instruction exécutée en un seul cycle d'horloge).
  • 5
  • Apache License 2.0

rggen-sv-rtl

Modules SystemVerilog RTL communs pour RgGen.
  • 4
  • MIT

simple10GbaseR

FPGA à faible latence 10GBASE-R PCS.
  • 4
  • MIT

picoMIPS

Processeur picoMIPS effectuant une transformation affine.
  • 1
  • MIT