Bibliothèques écrites en SystemVerilog

opentitan

OpenTitan: racine de confiance en silicium open source.
  • 1.9k
  • Apache License 2.0

cva6

Le CORE-V CVA6 est un processeur RISC-V à 6 étages de classe d'application capable de démarrer Linux.
  • 1.8k
  • GNU General Public License v3.0

ibex

Ibex est un petit cœur de processeur RISC-V 32 bits, anciennement connu sous le nom de zéro-riscy.
  • 1.0k
  • Apache License 2.0

MinecraftHDL

Un flux de synthèse Verilog pour les circuits de redstone Minecraft.
  • 987

hdmi

Envoyez de la vidéo/audio via HDMI sur un FPGA.
  • 886
  • GNU General Public License v3.0

rsd

RSD: processeur superscalaire RISC-V hors service.
  • 802
  • Apache License 2.0

swerv_eh1

Un répertoire des cœurs RISC-V SweRV de Western Digital.
  • 784
  • Apache License 2.0

cv32e40p

CV32E40P est un processeur RISC-V RV32IMFCXpulp à 4 étages basé sur RI5CY de PULP-Platform.
  • 739
  • GNU General Public License v3.0

axi

Modules IP synthétisables AXI SystemVerilog et infrastructure de vérification pour une communication sur puce hautes performances.
  • 737
  • GNU General Public License v3.0

Cores-VeeR-EH1

Noyau VeeR EH1.
  • 704
  • Apache License 2.0

scr1

SCR1 est un cœur de microcontrôleur RISC-V open source de haute qualité dans Verilog.
  • 672
  • GNU General Public License v3.0

lowrisc-chip

Le référentiel racine pour le projet lowRISC et les démos FPGA.
  • 554
  • GNU General Public License v3.0

pcileech-fpga

Modules FPGA utilisés avec le logiciel d'attaque PCILeech Direct Memory Access (DMA).
  • 426

projf-explore

Le projet F donne vie aux FPGA avec des conceptions open source passionnantes sur lesquelles vous pouvez vous appuyer.
  • 423
  • MIT

black-parrot

Un multicœur RISC-V compatible Linux pour et par le monde.
  • 423
  • BSD 3-clause "New" or "Revised"

VeriGPU

GPU OpenSource, dans Verilog, vaguement basé sur RISC-V ISA.
  • 389
  • MIT

pulpissimo

Il s'agit du projet phare de la plateforme PULPissimo. Il instancie un système open source PULPissimo avec un domaine PULP SoC, mais pas de cluster.
  • 305
  • GNU General Public License v3.0

cvfpu

Unité paramétrique à virgule flottante prenant en charge les formats et opérations RISC-V standard ainsi que les formats de transprécision.
  • 288
  • Apache License 2.0

snitch

Système RISC-V maigre mais méchant! (par pulpe-plateforme).
  • 203
  • Apache License 2.0

Cores-VeeR-EL2

Cœur VeeR EL2.
  • 182
  • Apache License 2.0

Coyote

Framework fournissant des abstractions de système d'exploitation et une gamme de services de mise en réseau partagés (RDMA, TCP/IP) et de mémoire à des plates-formes hétérogènes modernes communes. (par fpgasystems).
  • 124
  • MIT

eurorack-pmod

Matériel et gateware pour débuter dans la synthèse audio basée sur FPGA avec des outils open source.
  • 113
  • GNU General Public License v3.0

riscv-simple-sv

Un noyau RISC V simple pour l'enseignement.
  • 110
  • BSD 3-clause "New" or "Revised"

ravenoc

RaveNoC est un NoC HDL configurable (Network-On-Chip) adapté aux MPSoC et aux différentes applications MP.
  • 95
  • MIT

wav-lpddr-hw

Wavious DDR (WDDR) Matériel d'interface physique (PHY).
  • 79
  • Apache License 2.0

fpga-tamagotchi

Tamagotchi P1 pour Analogue Pocket et MiSTer.
  • 73
  • MIT

analogue-pocket-utils

Collection d'IP et d'informations sur la façon de développer pour openFPGA et Analogue Pocket.
  • 71
  • MIT

BrianHG-DDR3-Controller

Contrôleur DDR3 v1.60, 16 ports de lecture/écriture, largeurs configurables, priorité, taille de rafale automatique et cache sur chaque port. Contrôleur vidéo multi-fenêtres VGA/HDMI avec couches alpha mélangées. Docs et TB inclus..
  • 50

davos

Système d'exploitation d'accélérateur distribué.
  • 49

S32X_MiSTer

Implémentation Sega 32X pour MiSTer.
  • 44