Bibliothèques écrites en Verilog

ice-chips-verilog

IceChips est une bibliothèque de tous les dispositifs logiques discrets courants dans Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Docs, conception, firmware et logiciel pour le Haasoscope.
  • 104
  • MIT

cpus-caddr

Machine lisp MIT CADR basée sur FPGA - réécrite en verilog moderne - démarre et s'exécute.
  • 99

riscv-ocelot

Ocelot: la machine hors service de Berkeley avec prise en charge de V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

Cube LED 64x64 basé sur la carte de commande LED Colorlight 5a-75B.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy pour MiSTer.
  • 89

sdspi

Contrôleur de carte SD, utilisant une interface SPI partagée (en option).
  • 88

OpenSERDES

Architecture synthétisable numériquement pour SerDes utilisant la technologie Skywater Open PDK 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Implémentation Verilog d'un noyau RISC-V (par ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Un Ray-Tracer temps réel matériel complet (par tomverbeure).
  • 76

freepdk-45nm

Kit de conception ASIC pour FreePDK45 + Nangate à utiliser avec mflowgen.
  • 76

dpll

Une collection de projets liés à la boucle à verrouillage de phase (PLL).
  • 76

xenowing

"Qu'est-ce qui vient ensuite? Super Mario 128? En fait, c'est ce que je veux faire.".
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Conception de référence pour le FPGA Lattice ECP5. Doté d'une interface Raspberry Pi et de 6 PMOD.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Un oscilloscope contrôlé par triangle pour FPGA.
  • 65

panologic

Informations sur l'ingénierie inverse PanoLogic Zero Client G1.
  • 64

Hazard3

Processeur RV32IMACZb* à 3 étages avec débogage.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

Microprocesseur 65C02 en verilog, petite taille, nombre de cycles réduit, interface asynchrone.
  • 58

MegaCD_MiSTer

Méga CD pour MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Cœur de processeur Fraunhofer IMS. RISC-V ISA (RV32IM) avec des périphériques supplémentaires pour les applications d'IA embarquées et les capteurs intelligents.
  • 57
  • GNU General Public License v3.0

qspiflash

Un ensemble de contrôleurs de flash SPI contrôlés par Wishbone.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

Remplacement CPLD pour A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Infrastructure de portabilité des composants ouverts.
  • 54
  • GNU General Public License v3.0

riscv-formal

Cadre de vérification formelle RISC-V (par YosysHQ).
  • 54
  • ISC

spam-1

Implémentation matérielle du processeur Home Brew 8 bits comprenant une simulation Verilog, un assembleur, un compilateur "C" et ce référentiel contient également mes recherches et mon apprentissage. Voir aussi le projet Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Mes projets terminés du livre "FPGA Prototyping by Verilog Examples" de Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Port d'horloge Amiga vers l'interface Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Démo SoC pour SiliconCompiler..
  • 44