Bibliothèques écrites en Verilog
zbasic
Un système ZipCPU simple et basique conçu à la fois pour les tests et l'intégration rapide dans de nouveaux systèmes.
- 38
Verilog_Calculator_Matrix_Multiplication
Il s'agit d'un projet simple qui montre comment multiplier deux matrices 3x3 dans Verilog..
- 37
- Mozilla Public License 2.0
demo-projects
Projets de démonstration pour diverses cartes FPGA Kintex (par openXC7).
- 30
- BSD 3-clause "New" or "Revised"
Arcade-TMNT_MiSTer
Teenage Mutant Ninja Turtles de Konami pour la plate-forme MiSTer FPGA.
- 29
- GNU General Public License v3.0 only
fftdemo
Une démonstration montrant comment plusieurs composants peuvent être compsés pour construire un spectrogramme simulé.
- 28
neorv32-verilog
♻️ Convertissez le processeur NEORV32 en un module netlist synthétisable en clair Verilog à l'aide de GHDL.
- 28
- BSD 3-clause "New" or "Revised"
a2o
Le noyau A2O faisait suite à A2I, écrit en Verilog, et prenait en charge un nombre de threads inférieur à A2I, mais des performances par thread plus élevées, utilisant une exécution dans le désordre (renommage du registre, stations de réservation, tampon d'achèvement) et un magasin file d'attente. Il est actuellement mis à jour pour la conformité et l'intégration dans des projets ouverts. (par OpenPOWERFoundation).
- 27
- GNU General Public License v3.0
FPGA_RealTime_and_Static_Sobel_Edge_Detection
Implémentation en pipeline de Sobel Edge Detection sur la caméra OV7670 et sur les images fixes.
- 27
- MIT
jt89
Cœur Verilog compatible sn76489an, mettant l'accent sur l'implémentation FPGA et la compatibilité Megadrive/Master System.
- 26
- GNU General Public License v3.0 only
gateware
Sous-modules IP, formatés pour faciliter l'intégration CI.
- 24
- GNU General Public License v3.0
boxlambda
Bac à sable micro-ordinateur basé sur FPGA pour l'expérimentation logicielle et RTL.
- 24
- MIT
psram-tang-nano-9k
Un contrôleur PSRAM/HyperRAM open source pour Sispeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
- 24
- Apache License 2.0
FPGA_OV7670_Camera_Interface
Streaming en temps réel de la caméra OV7670 via VGA avec une résolution de 640x480 à 30fps.
- 21
- MIT
RISC-V
Conception de l'implémentation du noyau RV32I dans Verilog HDL avec l'extension Zicsr.
- 19
- MIT
caravel_fulgor_opamp
Testez l'amplificateur opérationnel à usage général de la puce à l'aide de Skywater SKY130 PDK.
- 15
- Apache License 2.0
FusionConverter
Fichiers de conception pour le convertisseur open-hardware NeoGeo MVS vers AES.
- 15
- GNU General Public License v3.0 only
