Bibliothèques écrites en Verilog

axidmacheck

AXI DMA Check: Un utilitaire pour mesurer les vitesses DMA en simulation.
  • 6

Piccolo

Processeur RISC-V, pipeline simple à 3 étages, pour les applications bas de gamme (par exemple, embarqué, IoT) (par CTSRD-CHERI).
  • 5
  • Apache License 2.0

nitefury-popr

  • 5
  • GNU General Public License v3.0 only

kasirga_gok_2023

Kasırga - Gök Sayısal İşlemci Kategorisi RISC-V İşlemci Tasarımı.
  • 5
  • GNU General Public License v3.0 only

verilog-axi

Composants Verilog AXI pour l'implémentation FPGA (par ZipCPU).
  • 4
  • MIT

rggen-verilog-rtl

Modules Verilog RTL communs pour RgGen.
  • 4
  • MIT

Kiwi-Project-Samples

Exemples de projets pour le uLab Kiwi FPGA + ESP32 et les cartes de développement Kiwi Lite.
  • 4

tt03-pdp8

PDP8 pour Tiny Tapeout 03.
  • 3
  • Apache License 2.0

fpga11

FPGA PDP-11 pour le panneau PiDP-11.
  • 3
  • MIT

rv32-cpu

Ma première tentative réussie de construction d'un processeur RISC-V.
  • 2
  • GNU General Public License v3.0 only

SDRAM_Controller_Verilog

Ce contrôleur SDRAM est destiné à la SDRAM MT48LC32M16. Ce module a été conçu en supposant que la fréquence d'horloge est de 100 MHz.
  • 2

nano_4k_quad_7segment

Pilote 7 segments à quatre chiffres avec encodeur BCD pour le Tang Nano 4K.
  • 1

COLOR_PAL

Modulateur PAL composite 512/64 couleurs utilisant Verilog.
  • 1

PCXT_DeMiSTify

PCXT par spark2k06 déMiSTifié.
  • 1
  • GNU General Public License v3.0 only

find_first_set

Trouver la première opération d'ensemble dans Verilog-2001 avec une complexité logarithmique.
  • 1

Verilog_UDP_TCP

Module giải mã và đóng gói cho các giao thức IP/TCP+UDP. Viết bằng Verilog. Đề tài thực hiện cho Đồ án thiết kế luận lý..
  • 1
  • MIT

caf_verilog

  • 1
  • MIT

psram-tang-nano-9k

Un contrôleur PSRAM/HyperRAM open source pour Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA (par dominicbeesley).
  • 1
  • Apache License 2.0

ethernet

expériences Ethernet sur l'ECP5-versa (par C-Elegans).
  • 1

axi_softcores

  • 0

rv_rtl

Implémentation de base de RISC-V dans verilog.
  • 0
  • MIT

rhd

Petit noyau RISC 16 bits.
  • 0

SPI-Accelerometer

Tout ce qui concerne mon projet d'accéléromètre SPI.
  • 0